

Esame di Elettronica dei Sistemi Digitali

Prof. Roberto Passerone, Ing. Leonardo Gasparini

14 Gennaio 2013

Si svolga a piacere un tema di teoria nella Sezione 1 o 2. Quindi si realizzi il progetto descritto nella Sezione 3.

1 Flip flop

- Si descriva il funzionamento di un flip flop di tipo Set-Reset (NOR-NOR oppure NAND-NAND), spiegando come venga mantenuto il valore in memoria e discutendo gli eventuali stati critici.
- Si mostri come realizzare un latch di tipo D, e se ne discuta brevemente il funzionamento.
- Si discuta quindi l'uso del flip flop Set-Reset o del latch di tipo D per la realizzazione di registri Master/Slave, e se ne descriva il funzionamento.
- Si discuta infine l'uso delle tabelle di eccitazione e le si derivino per i registri di tipo D (edge triggered) e JK.

2 Dispositivi logici programmabili

Si sviluppino i seguenti punti:

- Si mostri uno schema di principio di una PROM, e se ne descriva il funzionamento discutendo l'uso di fusibili e antifusibili per la sua realizzazione.
- Si discuta la struttura di una PLA e di una PAL (piano OR fisso), evidenziandone le differenze e come sia possibile realizzare una funzione. Si realizzino come esempio le seguenti funzioni di 3 ingressi a, b, c nelle due versioni PAL e PLA.

$$\begin{aligned}f_0(a, b, c) &= ac + \bar{b}\bar{c}, \\f_1(a, b, c) &= abc + \bar{b}\bar{c}, \\f_2(a, b, c) &= abc.\end{aligned}$$

- Si descriva il funzionamento di una look-up-table (per esempio a 3 ingressi) realizzata tramite celle SRAM e si discuta come realizzare una funzione logica.
- Si descriva lo schema di principio di una Logic Cell per FPGA basata su SRAM, con look-up-table e registro di uscita. Si descriva come le logic cell vengano combinate per realizzare un Configurable Logic Block (CLB).

3 Campionatore di segnale digitale

Si vuole progettare lo stadio di ingresso di una interfaccia seriale RS232. Nel protocollo RS232, i dati vengono mandati su una linea seriale con un bit iniziale di start a 1. Il segnale è normalmente affetto da rumore, che ne può falsare il valore. Il nostro compito è di leggere questo segnale ad una frequenza molto più alta, e di campionarlo tre volte intorno al centro del tempo di bit, come mostrato in Figura 1. Se i tre valori coincidono, si manderà in uscita il valore corrispondente. Se




Figure 1: Campionamento del segnale

non coincidono, si manderà in uscita il valore che ha la maggioranza, e si indicherà la presenza di rumore tramite un bit apposta. Per rendere il sistema ancora più robusto, il bit di start deve essere campionato due volte appena si presenta, in modo da evitare di partire a causa di rumore sulla linea. Se non vi sono due valori consecutivi a 1, occorre rimettersi in attesa di un nuovo bit di start. Nell'esempio di Figura 1, si riceve un primo bit di start, indicato dai due valori a 1 consecutivi. Quindi si legge un valore a 0 senza rumore, poiché i tre campioni sono tutti a 0. Infine si legge un valore a 1, affetto da rumore, perché uno dei campioni è in realtà a 0. Il valore non concordante potrebbe trovarsi in una qualunque posizione delle tre. Quindi, le sequenze 011, 101 e 110 sono degli 1 con rumore. Analogamente, le sequenze 100, 010 e 001 sono degli 0 con rumore. La sequenza 000 e' uno 0 senza rumore, e 111 e' un 1 senza rumore.

Il dato letto viene inserito un bit alla volta in un registro a scorrimento, in modo da poter essere trasferito al calcolatore. Un secondo registro a scorrimento viene usato per memorizzare l'informazione relativa al rumore. Figure 2 mostra un possibile schema di implementazione. Il clock, non mostrato in figura, è già configurato con una frequenza 8 volte superiore a quella del segnale RS232 di ingresso. Quindi, per ogni bit di ingresso, vi sono 8 colpi di clock a disposizione della macchina a stati. Per semplificare il progetto, un componente chiamato **synch_gen** genera, una volta inizializzato tramite il segnale **init**, i segnali che indicano quando cominciare il campionamento dei tre valori per ciascun bit del segnale di ingresso, e quando termina il dato. In particolare, quando **SS** (Start Sampling) è attivo a 1 occorre leggere in sequenza tre valori del segnale di ingresso (uno ogni successivo colpo di clock); quando **TC** (Terminal Count) è attivo a 1 significa che è terminato il dato da leggere, e si può ritornare in attesa di un nuovo dato. I registri a scorrimento in uscita dispongono di un ingresso seriale e di un ingresso **shift_en** che ne abilita lo scorrimento. Questi valori sono controllati dalla macchina a stati. La macchina a stati pone il valore del bit nel segnale **Q** ed il valore relativo al rumore sul segnale **noise**.

Il funzionamento sarà quindi il seguente. Il sistema attende che la linea **L** vada a 1, indicando l'inizio di un nuovo dato. Questo valore andrà campionato una seconda volta, per verificare che si tratti effettivamente di un bit di start (ricordate che la macchina a stati va 8 volte più veloce del segnale di ingresso). Si può quindi inizializzare il generatore di sincronismi. Ogni volta che il segnale **SS** si porta a 1, si camperà il segnale 3 volte e si inserirà il dato presunto nel registro a scorrimento ponendo il valore opportuno su **Q** ed abilitando il registro con **shift_en**. Contestualmente, si inserisce l'informazione relativa al rumore (presenza di rumore con indicazione a 1) nel secondo registro a




Figure 2: Schema del circuito

scorrimento. La procedura viene ripetuta ogni volta che il segnale **SS** diventa attivo, fino a quando non si riceve il segnale **TC** che indica la fine del dato, e si ritorna in attesa del bit di start.

Si richiede di:

- Progettare la macchina a stati finiti mostrando e commentando il diagramma degli stati. Si faccia riferimento in particolare al diagramma temporale di Figura 3 per identificare esattamente quando occorre campionare il segnale di ingresso in relazione al segnale **SS**.
- Completare il digramma temporale mostrato in Figura 3. I punti in cui occorre campionare il segnale di ingresso (già digitalizzato) sono indicati con un cerchietto. Si noti che il dato è composto da soli 2 bit, più il bit di start, per semplificare e non far diventare il diagramma troppo lungo.
- Si indichi schematicamente come realizzare il codice VHDL della macchina a stati, separando i processi relative al calcolo dello stato futuro, delle uscite e dell'aggiornamento dello stato.

Nome: Appello di Gennaio 2013




Figure 3: Diagramma temporale